V posledných rokoch sa digitálne kamerové systémy široko používajú v rôznych oblastiach, ako sú banky, diaľnice a budovy. V digitálnych kamerových systémoch je technológia OSD (On Screen Display) nevyhnutnou súčasťou. OSD poskytuje používateľom priateľské rozhranie človek-stroj, čo umožňuje používateľom získať ďalšie informácie.
1. Zloženie systému
Systém predstavený v tomto článku je kompletný systém sledovania videa založený na TI DSP TMS320DM6? 3 a FPGA. Podporuje 1 kanál video vstupu a 1 kanál video výstupu a tiež poskytuje sieťové rozhranie.
Video vstup je realizovaný nákladovo efektívnym video dekodérom TI TVP5150A. TVP5150A môže realizovať zbierku dvoch kompozitných video vstupov alebo jedného S-video video signálu. Register je konfigurovaný prostredníctvom I2C a výstupný digitálny video signál zodpovedá štandardu ITU656.
Digitálny video signál dekódovaný TVP5150A sa prenáša na DSP cez video port 1 DM6? 3 a potrebné spracovanie videa sa vykoná pomocou DSP a potom sa výstupom na vzdialené zariadenie pomocou sieťového rozhrania. Na druhej strane, po DM6? 3 spracúva obrazové dáta prijaté zo siete, zobrazuje ich a odosiela SAA7105 cez videoport 2 cez FPGA.
Výstupnú časť realizuje SAA7105. SAA7105 je vysoko výkonný videodekodér spoločnosti NXP Company, ktorý môže poskytovať výstup kompozitného videa, výstup videa VGA a výstup videa HDTV s vysokým rozlíšením. Ovládanie SAA7105 sa tiež realizuje prostredníctvom I2C a prijíma digitálny video signál zloženého štandardu ITU656.
Časť na spracovanie videa využíva na realizáciu DSP TMS320DM6 3 spoločnosti TI. Hlavná frekvencia DM6? 3 môže dosiahnuť 600 MHz a sú tu dva 20-bitové video porty. Video porty podporujú digitálne video rozhrania ako BT.656 a Y / C. DM6? 3 tiež integruje sieťový MAC na realizáciu sieťového prístupu.
Rýchlosť vývoja výkonu hardvéru je vždy ťažké uspokojiť potreby softvéru. V čoraz zložitejších aplikáciách spracovania videa je DSP zodpovedný za zložité úlohy spracovania videa a zdroje sú veľmi obmedzené. Preto sa pri návrhu tohto systému používa FPGA na uskutočnenie návrhu OSD, ktorý môže znížiť záťaž DSP.
Implementačná časť OSD používa Xilinx XC3S250E. XC3S250E je FPGA série Xilinx SPARTAN-3E s 250,000 XNUMX logickými bránami.
2. Implementácia OSD
SAA7105 nedokáže realizovať funkciu OSD, ale realizuje ju XC3S250E. Hlavný kontrolný čip DM6? 3 musí iba informovať FPGA o obsahu a polohe, ktorá sa má zobraziť, a konkrétnu prácu vykonáva FPGA. Logický blokový diagram OSD je zobrazený na obrázku 2.
OSD FPGA prijíma údaje OSD a riadiace pokyny z DSP DM6 3 cez EMIFA, prijíma obrazové údaje cez videoport DSP 1 a ukladá informácie OSD na videodáta a odosiela ich do kódovacieho zariadenia SAA7105. Funkčné moduly OSD sú opísané nasledovne.
Dátový port modulu na dekódovanie adries je prepojený s nízkymi 32-bitovými dátami EMIFA DSP DM6 3 a prijíma dáta a kontrolné informácie zaslané DM6 3. Tieto dáta a kontrolné informácie sú pôvodné 32-bitové dáta odosielané DM6 3. Modul na dekódovanie adries vkladá prijaté dáta OSD, napríklad obsah OSD, do interného FIFO FPGA v 32-bitovom dátovom formáte. Riadiace informácie sa používajú hlavne na ovládanie OSD prostredníctvom sady riadiacich registrov.
K dispozícii je tiež modul video rozhrania priamo pripojený k DSP. Modul video rozhrania je pripojený k video portu 2 na DSP a ukladá údaje a kontrolné informácie z video portu DSP. Tieto riadiace informácie sa priamo prenášajú do viackanálového riadiaceho modulu OSD a tieto riadiace informácie tiež priamo riadia videodekodér SAA7105.
Logika ovládania OSD vydáva riadiace informácie získané zo skupiny riadiacich registrov do každého funkčného modulu OSD na realizáciu riadenia OSD. Skupina registrov je rozdelená hlavne na dve časti: jednou je skupina asynchrónnych registrov, ktorá odosiela do OSD riadiace informácie, ako je reset, povolenie OSD a výber šírky údajov; druhou je skupina synchrónnych registrov, ktorá riadi hlavne polohové informácie OSD.
Dekódovací modul OSD vyberá dáta, ktoré sa majú zobraziť z FIFO podľa riadiacich informácií riadiacej logiky, a na základe synchronizácie s obrazovými dátami ich odosiela do modulu OSD CLUT. Dáta získané z FIFO sú pôvodné 32-bitové údaje DSP a údaje požadované modulom OSD CLUT sú 8/16-bitové, takže vybaľovací modul OSD musí rozbaľovať 32-bitové údaje podľa frekvencie video port. 32-bitové údaje sa prenášajú do modulu OSD CLUT so šírkou 8/16.
Ďalšou funkciou modulu FIFO je prenos informácií o stave FIFO do modulu generátora udalostí DMA, napríklad FIFO plný alebo FIFO prázdny. Generátor udalostí DMA sleduje tieto udalosti a ak k nim dôjde, odošlú sa na DM6? 3 v režime prerušenia, aby sa dosiahli správne operácie čítania a zápisu na FIFO.
Modul OSD CLUT vyhľadáva zodpovedajúcu hodnotu YCbCr pre údaje každého pixelu prijatého z modulu na vybalenie OSD a riadi výstupnú postupnosť týchto údajov OSD CLUT. Tento konverzný vzťah prenáša DSP cez 24-bitový dátový port. Údaje modulu OSD CLUT sa priamo odosielajú do modulu viackanálového radiča OSD.
Viackanálový riadiaci modul OSD určuje výstupné obrazové dáta podľa riadiaceho bitu Alpha prijatého z modulu OSD CLUT. Ak sú aktuálne informácie OSD, to znamená riadiaci bit Alpha, platné, na výstup sa dostanú údaje OSD do modulu na prevod údajov. V opačnom prípade odošlite výstupné video dáta prijaté z modulu video rozhrania, aby ste dosiahli funkciu OSD.
Dátový výstup viackanálovým radičom OSD sa neposiela priamo do video dekodéra, ale prostredníctvom modulu na prevod údajov sa podľa konkrétnych podmienok aplikácie vykoná potrebný prevod dátového formátu. Z časovania rozhrania SAA7105 je zrejmé, že keď je SAA7105 nakonfigurovaný pre výstup kompozitného videa, požadovanými údajmi sú údaje s hodinovou hranou. V súčasnosti modul na prevod údajov nerobí žiadnu prácu a údaje prijaté z viackanálového riadiaceho modulu OSD sa prenášajú neporušené. Pre SAA7105; ak je SAA7105 nakonfigurovaný vo výstupnom režime VGA alebo HDTV, sú potrebné údaje s dvojitou hranou. V tejto chvíli modul na prevod údajov prevádza údaje jednej hodinovej hrany prijaté z radiča OSD na údaje s dvojitou hodinovou hranou a vydáva ich do videodekodéra SAA7105.
Je vidieť, že FPGA dokončila všetku prácu OSD. Ak chcete zobraziť obsah OSD, DM6? 3 musí odosielať riadiace pokyny do FPGA iba cez port EMFIA. Tieto pokyny samozrejme zahŕňajú obsah a informácie o umiestnení OSD.
3. Ovládanie OSD
Dizajn OSD implementovaný v XC3S250E vykonáva zobrazovanie OSD na základe prijatých informácií o umiestnení OSD a informáciách o obsahu bez akýchkoľvek obmedzení obsahu zobrazeného v OSD, čo je veľmi flexibilné a pohodlné. Nasleduje príklad zobrazenia čínskych znakov OSD na ilustráciu ovládania OSD.
Aby sa čínske znaky zobrazovali správne, musí sa vstupný interný kód čínskych znakov previesť na zodpovedajúci kód umiestnenia. Pre túto funkciu používame funkciu Uint32 Code_Converse (nepodpísaný znak * CodeNPointer), ktorej vstupom je ukazovateľ ukazujúci na čínsky znak, ktorý sa má previesť. Návratová hodnota je kód umiestnenia zodpovedajúci čínskemu znaku. Zobrazenie OSD je realizované funkciou OSDHZ?
void OSDHZ_ Display {
Uint8 * pFrame
Ihrisko Uint32
OSDUTIL_Point * lok
Uint32 CodeQ
Písmo OSDHZ? Ont *
Uint8 fg Farba
Uint8 bg Farba
}
Medzi nimi je Uint8 * pFrame Buffer buffer pre výstup OSD; Rozstup Uint32 je hodnota pixelu zobrazená v každom riadku; OSDUTIL_Point * loc je pozícia zobrazenia prvého znaku; Uint32 CodeQ je predvoľba na zobrazenie čínskych znakov; Písmo OSDHZ? Ont * je písmo používané na zobrazovanie čínskych znakov; Uint8 fgColor zobrazuje farbu popredia čínskych znakov; Uint8 bgColor zobrazuje farbu pozadia čínskych znakov.
Preto, ak potrebujete zobraziť čínske znaky, stačí konvertovať čínske znaky na potrebný systém kódov a potom previesť prevedený kód oblasti do OSD FPGA. Pre zobrazenie čínskych znakov je samozrejme nevyhnutná čínska knižnica znakov.
Náš ďalší produkt:
