Dizajn čipov je jednou z rozvojových priorít každej krajiny a rozšírenie čínskeho priemyslu dizajnu čipov pomôže znížiť závislosť mojej krajiny od zahraničných čipov. V predchádzajúcich článkoch redaktor kedysi predstavil dopredný a spätný tok dizajnu čipov a vyhliadky na dizajn čipov. V tomto článku vám editor predstaví kapitolu skutočného návrhu čipu - optimalizáciu a realizáciu spotreby energie hodinového stromu pri návrhu čipu RFID.
Prehľad 1
UHF RFID je čip vysokofrekvenčnej identifikačnej značky UHF. Čip prijíma režim pasívneho napájania: po prijatí nosnej energie generuje RF front-end jednotka napájací signál Vdd, ktorý napája celý čip. Kvôli obmedzeniam systému napájania nemôže čip generovať veľký prúdový pohon, preto sa návrh s nízkou spotrebou energie stal hlavným prielomom v procese vývoja čipu. Aby časť digitálneho obvodu produkovala čo najmenšiu spotrebu energie, musí sa v procese návrhu digitálneho logického obvodu okrem zjednodušenia štruktúry systému (jednoduché funkcie, obsahuje iba kódovací modul, dekódovací modul, modul generovania náhodných čísel, hodiny) , resetovací modul, riadiaca jednotka pamäte Rovnako ako celkový riadiaci modul) sa pri návrhu niektorých obvodov prijíma návrh asynchrónneho obvodu. V tomto procese sme videli, že pretože strom hodín spotrebováva veľkú časť spotreby energie digitálnej logiky (asi 30% alebo viac), zníženie spotreby energie stromu hodín sa tiež stalo znížením spotreby energie digitálna logika a sila celého čipu značky. Dôležitý krok pre spotrebu.
2 Zloženie energie čipu a metódy na zníženie spotreby energie
2.1 Zloženie spotreby energie
Obrázok 1 Zloženie spotreby energie čipu
Dynamická spotreba energie zahŕňa hlavne skratovú a preklopnú spotrebu energie, ktoré sú hlavnými zložkami spotreby energie tejto konštrukcie. Skratová spotreba energie je vnútorná spotreba energie, ktorá je spôsobená okamžitým skratom spôsobeným zapnutím P trubice a N trubice v určitom okamihu v prístroji. Spotreba energie obratu je spôsobená nabíjaním a vybíjaním záťažovej kapacity na výstupe zariadenia CMOS. Spotreba únikovej energie zahŕňa hlavne spotrebu energie spôsobenú podprahovým únikom a únikom brány.
Dnes sú to dva najdôležitejšie zdroje spotreby energie: premena kapacity a podprahový únik.
2.2 Hlavné metódy znižovania spotreby energie
Obrázok 2 Hlavné metódy znižovania spotreby energie čipov
2.2.1 Znížte napájacie napätie Vdd
Voltage Island: Rôzne moduly používajú rôzne napájacie napätia.
Viacúrovňové škálovanie napätia: V rovnakom module je viac zdrojov napätia. Prepínajte medzi týmito zdrojmi napätia podľa rôznych aplikácií.
Dynamické škálovanie frekvencie napätia: Vylepšená verzia „viacúrovňového nastavenia napätia“, ktoré dynamicky upravuje napätie podľa pracovnej frekvencie každého modulu.
AdapTIve Voltage Scaling: Inovovaná verzia DVFS, ktorá využíva spätnoväzbový obvod, ktorý dokáže monitorovať správanie obvodu a adaptívne prispôsobovať napätie.
Podprahový obvod (návrh je zložitejší a stále zostáva v rozsahu akademického výskumu)
2.2.2 Znížte frekvenciu f a rýchlosť obratu A
Optimalizácia kódu (extrakcia bežných faktorov, opätovné použitie zdrojov, izolácia operandu, sériová práca na zníženie špičkovej spotreby energie atď.)
Vrátkové hodiny
Viachodinová stratégia
2.2.3 Znížte záťažovú kapacitu (CL) a veľkosť tranzistora (Wmos)
Znížte postupné jednotky
Plocha triesok a zmenšenie mierky
Aktualizácia procesu
2.2.4 Znížte zvodový prúd Slabý
Kontrolné prahové napätie (Prahové napätie) (prahové napätie ↑ unikajúci prúd ↓, ak sa používajú MTCMOS, VTCMOS, DTCMOS)
Ovládajte hradlové napätie (hradlové napätie) (riadením napätia hradlového zdroja na kontrolu únikového prúdu)
Tranzistorový zásobník (zapojte nadbytočné tranzistory do série, zvyšujte odpor, aby sa znížil zvodový prúd)
Strážený zdroj napájania (Power gaTIng alebo PSO) (ak modul nefunguje, vypnite napájanie, aby ste účinne znížili únikový prúd)
3 Optimalizácia spotreby energie hodinového stromu v čipe RFID
Keď čip pracuje, veľká časť spotreby energie je spôsobená obratom hodinovej siete. Ak je sieť hodín veľká, strata energie spôsobená touto časťou bude veľmi veľká. Z mnohých technológií s nízkou spotrebou energie majú hradlové hodiny najsilnejší brzdný účinok na flipovú a internú spotrebu energie. V tomto dizajne ušetrí kombinácia technológie viacúrovňových brán a špeciálnej stratégie optimalizácie stromu hodín veľkú časť spotreby energie. Tento projekt používal pri optimalizácii logiky rôzne optimalizačné stratégie pre spotrebu energie a vyskúšal niektoré metódy syntézy a fyzického návrhu. Prostredníctvom niekoľkých optimalizácií a iterácií energie na prednom a zadnom konci sa našiel návrh logického kódu a minimálna spotreba energie Integrovaný prístup.
4.1 Ručne pridajte hradlové hodiny v RTL fáze
Obrázok 3 Schematický diagram hradlových hodín
modul data_reg (En, Data, clk, out)
vstup En, clk;
vstup [7: 0] údaje;
výstup [7: 0] von;
always @ (posedge clk)
if (En) out = Údaje;
endmodule
Účelom tejto etapy je hlavne dvojaký účel: Prvým je pridanie hradlovaných hodinových jednotiek na riadenie rýchlosti obratu a rozumnejšie zníženie dynamickej spotreby energie podľa pravdepodobnosti zmeny času každého modulu. Druhým je čo najviac vytvoriť hodinovú sieť s vyváženou štruktúrou. Je možné zaručiť, že je možné do fázy syntézy back-endového hodinového stromu pridať niektoré vyrovnávacie hodiny hodín, aby sa znížila spotreba energie. Jednotku ICG (Integrated Gating) v knižnici zlievarenských buniek je možné priamo použiť pri návrhu skutočného kódu.
4.2 Nástroje vo fáze syntézy sa vkladajú do integrovanej brány
Obrázok 4 Blokované vloženie hodín počas logickej syntézy
#Nastavte možnosti bránovania hodín, predvolená hodnota max_fanout je neobmedzená
set_clock_gating_style -sequential_cell západka \
-positive_edge_logic {integrované} \
-kontrolný_bod pred \
-kontrola_signálu povoliť skenovanie
# Vytvorte vyváženejší strom hodín vložením „vždy povolených“ ICG
nastaviť power_cg_all_registers true
nastaviť parameter power_remove_redundant_clock_gates na hodnotu true
read_db design.gtech.db
current_design hore
odkaz
zdroj design.cstr.tcl
# Vložte bránku s hodinami
insert_clock_gating
zostaviť
# Vytvoriť správu o vloženej bráne s hodinami
report_clock_gating
Účelom tejto fázy je použitie integrovaného nástroja (DC) na automatické vloženie hradlovanej jednotky s cieľom ďalšieho zníženia spotreby energie.
Je potrebné poznamenať, že nastavenie parametrov pre vkladanie ICG, ako napríklad maximálny fanout (čím väčší je fanout, tým väčšia je úspora energie, tým je vyváženejší fanout, tým je menšia odchýlka, v závislosti od prevedenia, ako je to znázornené na obrázku), a nastavenie parametra minimum_bitwidth Okrem toho je potrebné vložiť normálne otvorený ICG pre zložitejšie riadiace štruktúry brány, aby bola štruktúra hodinovej siete vyváženejšia.
4.3 Optimalizácia spotreby energie vo fáze syntézy hodinového stromu
Obrázok 5 Porovnanie dvoch stromových štruktúr hodín (a): viacúrovňový typ hĺbky; b): máloúrovňový plochý typ
Najprv predstavte vplyv komplexných parametrov hodinového stromu na štruktúru hodinového stromu:
Skew: Skosenie hodín, celkový cieľ stromu hodín.
Insertion delay (Latency): Total delay of the clock path, used to limit the increase in the number of levels of the clock tree.
Max taranstion: Maximálny čas konverzie obmedzuje počet vyrovnávacích pamätí, ktoré je možné riadiť pomocou vyrovnávacej pamäte prvej úrovne.
Max. Kapacita a maximálny fanout: Maximálna záťažová kapacita a maximálny fanout obmedzujú počet vyrovnávacích pamätí, ktoré je možné riadiť pomocou vyrovnávacej pamäte prvej úrovne.
Konečným cieľom syntézy hodinového stromu vo všeobecnom dizajne je znížiť skosenie hodín. Zvýšenie počtu úrovní a zníženie každej úrovne rozloženia bude investovať viac vyrovnávacích pamätí a presnejšie vyvážiť latenciu každej hodinovej cesty, aby sa dosiahol menší skreslenie. Ale pri dizajne s nízkou spotrebou, najmä keď je frekvencia hodín nízka, nie sú požiadavky na časovanie príliš vysoké, takže sa predpokladá, že je možné zmenšiť mierku hodinového stromu, aby sa znížila spotreba dynamického spínacieho výkonu spôsobeného hodinovým stromom. Ako je znázornené na obrázku, znížením počtu úrovní hodinového stromu a zvýšením rozloženia ventilátora je možné efektívne zmenšiť veľkosť hodinového stromu. Kvôli zníženiu počtu vyrovnávacích pamätí však hodinový strom s menším počtom úrovní ako viacúrovňový hodinový strom Len zhruba vyrovnajte latenciu každej hodinovej cesty a získate väčší skreslenie. Je vidieť, že s cieľom zmenšiť mierku hodinového stromu je syntéza hodinového stromu s nízkym výkonom na úkor zvýšenia určitého skreslenia.
Konkrétne pre tento RFID čip používame proces TSMC 0.18um CMOS LOGIC / MS / RF a taktovacia frekvencia je iba 1.92M, čo je veľmi nízka. V tejto dobe, keď sa hodiny používajú na syntézu hodinového stromu, nízke hodiny sa používajú na zmenšenie mierky hodinového stromu. Syntéza hodinového stromu spotreby energie určuje hlavne obmedzenia zošikmenia, latencie a tranzitu. Pretože obmedzenie fanoutu zvýši počet úrovní hodinových stromov a zvýši spotrebu energie, táto hodnota nie je nastavená. Predvolená hodnota v knižnici. V praxi sme použili 9 rôznych obmedzení stromu hodín a obmedzenia a komplexné výsledky sú uvedené v tabuľke 1.
Záver 5
Ako ukazuje tabuľka 1, všeobecným trendom je, že čím väčšie je cieľové skreslenie, tým menšia je konečná veľkosť stromu hodín, tým menší je počet vyrovnávacích pamätí stromu hodín a tým menšia je zodpovedajúca dynamická a statická spotreba energie. Týmto uložíte strom hodín. Účel spotreby. Je vidieť, že keď je cieľové zošikmenie väčšie ako 10 ns, spotreba energie sa v podstate nezmení, ale veľká hodnota zošikmenia spôsobí zhoršenie časovania zadržania a zvýši počet vložených vyrovnávacích pamätí pri oprave časovania, takže mal by sa urobiť kompromis. Z grafu Stratégia 5 a Stratégia 6 sú preferované riešenia. Okrem toho, keď je vybraté optimálne nastavenie zošikmenia, môžete tiež vidieť, že čím väčšia je maximálna hodnota prechodu, tým nižšia je konečná spotreba energie. To možno chápať ako dlhší čas prechodu hodinového signálu, tým menšia je požadovaná energia. Okrem toho je možné nastavenie obmedzenia latencie čo najviac zväčšiť a jeho hodnota má malý vplyv na konečný výsledok spotreby energie.
Náš ďalší produkt:
